EDA引入AI輔助芯片設計，對工程師意味著什么？
EDA大廠競相在自家產品中導入人工智能(AI)，試圖借此加快芯片設計/模擬的速度。美國國防部旗下的先進研究計劃署(DARPA)，也已設定「全自動芯片設計」的宏大目標，并廣邀硅智財(IP)跟工具業者參與這項挑戰性極高的研究計劃。此一目標不會很快實現，但趨勢如此，IC設計產業與相關從業人員，必須在這一天到來之前做好因應準備。
利用人工智能技術來加快芯片設計流程，是最近兩、三年來在EDA工具業界相當熱門的話題。特別是在布局繞線(P&R)與模擬(Simulation)階段，人工智能技術已展現出相當大的應用潛力。在此基礎之上，美國國防部旗下的DARPA希望更進一步，利用人工智能實現全自動化的芯片設計(Push Button IC Design)。然而，這無疑是個相當遠大的目標。通常DARPA發起的先進研究計劃，都是十年磨一劍的專案，過程中失敗的機率也不低，但倘若能做出成果，對產業的顛覆性卻是不容小覷的。
從自駕車到全自動IC設計DARPA挑戰科技極限
Cadence資深副總裁暨客制化IC/PCB設計總經理Tom Beckley(圖1)指出，DARPA所推動的研究，通常都是挑戰當代科技極限的專案，其所舉辦的Grand Challenge競賽就是其中之一。
圖1 Cadence資深副總裁Tom Beckley指出，全自動設計是DARPA對半導體產業提出的下一個Grand Challenge
2004年的DARPA Grand Challenge就以自動駕駛技術為主題，舉辦了第一屆自駕車挑戰賽，要求參賽隊伍用自動駕駛技術，完成從加州到內華達州，全程約150英里的賽事。結果第一屆參賽者沒有任何一支隊伍跑完全程，即便是跑得最遠的參賽隊伍，也只跑了7英里。2005年這項賽事卷土重來，賽事路線稍有變動，但大多數隊伍的表現都遠比前一屆更好，其中更有五支隊伍跑完全程132英里。
為了參與這項競賽所發展出來的技術，成為目前自駕車發展的基礎，未來更可能徹底改變人類社會的交通運輸。但從第一屆Grand Challenge到現在已經過了十多年，自駕車距離全面上路，還是有一段不小的距離。這就是DARPA計劃的特色--高度前瞻、高風險，但倘若能成功，將會對產業甚至整個社會造成顛覆性的變革。
拉回到半導體領域，DARPA這次對半導體產業提出的挑戰，全名為電子復興運動(Electronics Resurgence Initiative, ERI)。該計劃廣邀學術界、商用產業與軍事產業中獲選的成員共同參與，目的是將復雜又昂貴的SoC設計門檻壓低。
在EDA工具的輔助下，很多芯片設計流程已經進入自動化時代，但由于制程技術不斷進步，使得單一芯片得以整合更多功能，因此SoC設計變得越來越復雜，在SoC上執行的軟件也是如此。因此，兩相抵銷之下，SoC設計的成本還是一飛沖天，而且開發團隊的規模只增不減。這使得先進SoC的開發變成少數大型跨國公司的專利，而且只有少數市場規模夠大的應用，才能吸引業者開發這種先進SoC。
這個趨勢對小型芯片公司與美國國防部這種利基型客戶是不利的。以國防應用來說，許多系統設備也需要使用先進SoC，但由于國防航太產業的需求規模不夠大，因此開發費用很難攤提。
在ERI計劃之下，又分成電子資產智慧設計(Intelligent Design of Electronic Assets, IDEA)跟Posh開放原始碼硬件計劃(Posh Open Source Hardware, POSH)兩個子計劃，各有其研究團隊(表1)。
線路布局全面自動化
ERI的終極目標是創造出一個以軟件為基礎，完全自動化的實體線路布局產生器跟開放原始碼硅智財(IP)生態系，能在24小時內完成一次設計循環，進而讓客制化商用SoC跟符合國防部規格要求的軍用SoC均能大量、快速產出。
為了達成這個目標，IDEA團隊必須創造出一個無人介入(No Human In the Loop)的線路布局產生器，讓墊子設計經驗有限的團隊也能在24小時內完成電子硬件的實體設計。IDEA團隊的軟件必須能自動生成可制造的電路設計檔案，把以年為單位的設計周期縮短到一天之內。藉由導入機器學習，IDEA希望其為數位電路、混合訊號電路、系統級封裝(SiP)與印刷電路板開發的線路布局產生器，能有更高的效能。
創造開放原始碼硬件IP生態系統
至于在POSH方面，其主要任務則是產生大量經過驗證的IP基本元素，借此減少混合訊號SoC研發所需投入的資源。透過從軟件領域發展出來的開放原始碼概念，POSH將創造出開放原始碼的SoC設計生態系統，讓高度復雜的SoC開發更具成本效益。雖然IP重復利用已經為IC設計帶來相當顯著的經濟效益，但IP授權的商業模式限制了IP的重復利用。
要創造出可持續發展的開放原始碼硬件生態系統，POSH團隊必須發展出一系列驗證技術，確保采用開放原始碼設計的混合訊號SoC，其品質符合預期。同時POSH團隊也必須發展出各種關鍵的開放原始碼IP元件。
Beckley表示，由于Cadence是IDEA的一員，因此該公司未來的發展方向建立基于機器學習(ML)的平臺，在該公司的Virtuoso、OrbitIO、Allegro等工具中導入機器學習演算法，實現布局、繞線與萃取的最佳化設計。
因應少子化趨勢機器必須做更多
這是個非常宏大的計劃，但同時也加深了人工智能跟人類搶飯碗的疑慮。因為全自動化的IC設計流程，勢必會讓眾多IC設計工程師的工作不保。但Beckley并不認為情況會這么嚴重，因為要實現高品質的IC設計，人還是很關鍵的因素。先別說完全自動化的芯片設計流程在短時間內還很難實現，即便有朝一日DARPA ERI計劃實現了，IC設計工程師還是會有忙不完的工作，因為SoC設計的復雜度只會一直上升。
Cadence全球副總裁暨亞太區總裁石豐瑜則進一步解釋，在少子化的情況下，各行各業未來缺工的情況只會越來越嚴重，即便是高科技產業也不例外。中國大陸清華大學微電子所所長魏少軍曾估計，光是中國的半導體產業，包含半導體制造跟IC設計，就有至少40萬工程師人力缺口。
另一方面，嬰兒潮時代結束，很多老一輩的半導體人都即將退休，未來缺工的情況只會越來越嚴重，更會有經驗傳承中斷的危機。對客制化ASIC跟類比芯片來說，設計經驗是非常重要的。如果現在不設法把老前輩的經驗轉移到以機器學習為基礎的開發環境上，對IC設計來說，是相當不利的。此外，兩岸的年輕人其實都不喜歡進入半導體產業工作。因此，讓機器做更多事情，提高工程師的工作效率，是未來必然要走的路。
IC設計模擬/分析進入人工智能時代
除了線路布局工具開始導入機器學習之外，在布局完成后的模擬跟分析作業，也開始看到機器學習的應用實例，特別是采用先進制程、規模動輒數十億個閘極的大型SoC，在設計模擬跟分析的過程中，采用機器學習的效益更加明顯。
Ansys半導體事業部技術長張鴻嘉(圖2)指出，對半導體產業來說，機器學習并非這兩三年才突然竄起的議題。在GPU的效能越來越強，能夠在合理的執行時間內跑完演算任務之后，就開始有業者試著在設計芯片的過程中采用機器學習方法。
圖2 Ansys半導體事業部技術長張鴻嘉認為，由于IC的設計復雜度越來越高，開發團隊在某些特定環節將越來越依賴機器學習技術。
而隨著制程變得更先進，單一芯片動輒內含數十億到數百億個電晶體后，因為整個架構變得太過復雜，業界很難再用傳統方法來應對未來的工程挑戰。不管是在線路布局或設計模擬，采用機器學習都是大勢所趨。
圖3給出機器學習在工程領域的潛力應用。由這個圖可以看出，在芯片開發過程中，機器學習可以發揮的環節相當多，從產生設計檔案到執行設計模擬，乃至大數據分析等，都有機器學習可以發揮的地方。不過，機器學習終究是一項工具，使用者必須先厘清什么問題最適合用ML或深度學習(DL)來解決，后面才能逐步展開，進行訓練資料搜集、發展模型等工作。其中，搜集訓練資料是最耗時的工作，因為目前EDA工具仍使用監督式學習。
圖3 機器學習在工程領域的潛力應用
目前在芯片設計過程中，開發者最常遇到的問題，是由先進制程所帶來的電子遷移(Electron Migration, EM)、時序(Timing)與功率(Power)問題。這些問題就很適合用機器學習的方法來解。Ansys已經跟NVIDIA合作發展出一套輔助工具，讓已經完成線路布局的芯片設計，在模擬環境中進行分析，看芯片會不會遇到EM相關問題，以判斷線路布局是否需要修改(圖4) 。
圖4 以機器學習為基礎的EM輔助系統
傳統上，當芯片開發團隊完成線路布局后，是用工程團隊所設定的條件去進行模擬，但因為模擬需要耗費相當長的時間，因此開發團隊設定的模擬情境很難涵蓋周延。但在ML的輔助之下，機器學習可以幫工程師注意到以前沒關注的盲點，從而在芯片還在設計階段就把可能出現的問題排除。
AI不是萬能設計最佳化還得靠人腦
雖然用機器學習或人工智能來設計芯片將是未來趨勢，而且有越來越多芯片設計開發的環節開始使用相關工具，但誠如張嘉鴻所言，機器學習只是眾多工具中的一種，不是所有問題的萬靈丹。因此，人在芯片設計的整個過程中，還是會扮演非常重要的角色，只是專注的工作跟現在不一樣。
Mentor Graphic執行長Walden Rhines(圖5)就表示，人工智能是許多學運算科學的人都研究過的題目，在他還是個年輕工程師的時候，就有參與過類似的開發專案?？吹浆F在人工智能的蓬勃發展，一方面有終于熬到出頭天的感慨，但另一方面還是得指出，神經網路(Neuro Network, NN)、機器學習這些人工智能技術，在應用上還是有其限制，不應該把AI神化。
圖5 Mentor執行長Walden Rhines認為，機器學習在EDA領域的應用還在發展中，而且有些IC設計步驟所遭遇的問題未必適合用機器學習來解決
以IC設計為例，用機器學習來做芯片繞線布局，其實是非?！复址拧沟?。雖然用這種方法可以加快芯片設計的速度，但很難做到面積、功耗或性能的最佳化。這意味著以現有的技術條件，要完全靠機器學習設計出在商業市場上有競爭力的芯片，是有困難的。
對美國國防部這類單位或軍事應用客戶來說，ERI計劃有其價值，因為該計劃可讓IC設計經驗有限的團隊快速開發出可用的芯片，而且軍用市場其實對芯片的價格、功耗不是那么敏感。但如果是要應用在可攜式裝置、消費性電子這類應用的芯片，是不太可能接受的。
機器學習除了很難做到設計最佳化之外，在合成(Synthesis)這個步驟也不容易派上用場，或至少效益很有限。事實上，相對于機器學習，在合成階段，IC設計團隊有其他更好的選擇，例如以C/C++或System C語言取代一部分VHDL或Verilog，就能明顯提升開發效率。
告別PDF規格書AI協力打造元件資料庫
除了IC設計用的EDA工具開始導入人工智能之外，還有另一個跟EDA有關，卻較少被關注的領域，也就是元件資料庫的建置。新創公司富比庫(FootPrintKu)就看好這個需求，推出利用人工智能實現自動化元件資料庫建置的云端解決方案。
富比庫執行長黃以建(圖6)表示，一般提到EDA，業內人士往往聯想到IC設計，但其實除了IC設計之外，系統設計也需要用到EDA。但很吊詭的是，這兩類EDA系統之間的資料串接，到現在都還是得靠人工把規格書PDF上的資料轉成自己需要的資料庫格式，沒有自動化的銜接方案。
圖6 富比庫執行長黃以建(圖左二)指出，電子零組件的規格資料至今都還依靠PDF來傳遞，透過人工智能將其轉換成真正的數位資料，對電子產業可帶來很大的幫助
這個現象的成因，其實跟每家電子產品開發商自行定義的資料庫格式不同有關。因為每家公司的命名規則、資料庫欄目都不一樣，IC或其他電子元件供應商除了給PDF規格書之外，讓客戶自己動手建資料庫之外，似乎也沒有其他更好的辦法。但這絕對不是個好辦法，因為人工建立資料庫容易發生失誤，而且命名規則不容易統一。這是一定要做的工作，因為沒有元件資料庫，就等于沒有元件的數位資料，沒辦法進入EDA做設計開發。但這種工作的附加價值不高，職涯發展空間也有限，若找專人來做，流動性是個大問題。因此，很多公司是讓實習生或菜鳥工程師輪班處理這種苦差事。而這正是命名規則不統一，導致資料庫難以檢索的主要原因。富比庫就是從這個現象中看到機會，發展出一套以云端為基礎的人工智能工具，使用者只要將PDF規格書上傳到富比庫的平臺，提供系統必要的資料庫格式資訊跟轉換需求，富比庫就會依照使用者需求將資料轉換成所想要的資料庫格式。
這個運作模式其實也帶有共享經濟的味道，因為系統只要做過一次，當其他使用者也需要同一款元件的規格資料時，系統可以很快就提供所需要的資料。當然，在某些情況下，如果某家廠商使用了客制化元件，并且不想讓其他廠商查詢到相關資料時，也可以選擇不要共享該元件的資訊庫。黃以建希望，藉由推出這個云端服務，電子零組件供應商跟客戶之間可以不用再依靠PDF檔案來傳遞規格資料，因為這么做對簡化產品開發工作并無太大幫助。下一步，富比庫希望能將其資料庫格式跟檔案格式發展成業界標準，讓電子零組件的規格資料得以實現數位化。
IC設計公司/工程師的挑戰與機會
雖然EDA工具業者普遍認為人工智能有其極限跟適用的范圍，不認為該技術能完全取代人類工程師在IC設計流程中的地位，但對IC設計業者跟個別從業人員來說，越來越自動化、智慧化的工具，還是會對產業生態跟個人的職涯造成影響。
首先，隨著越來越多IC設計步驟可以用自動化技術來執行，IC設計業者在價值鏈中所要扮演的角色勢必要跟著調整。以往IC設計公司還有IC設計的技術可以賣，但未來IC設計的技術價值，會有一部分轉移到EDA工具跟IP供應商手中。
有臺系IC設計業者A公司的內部員工就透露，由于A公司的營收大致持平，營運規模近幾年也沒有明顯增加，因此公司花在IP授權跟EDA工具授權的費用沒有明顯成長，但就其觀察，公司內的芯片設計團隊對EDA工具仰賴日深，導致該公司的芯片面積很明顯就是比另一家臺廠B公司的同類產品來得大。
有趣的是，臺廠B公司的內部員工指出，其公司向來奉行「終結者」策略--從不求產品快速上市，但只要一推出產品，其成本結構一定要是業內最佳。而對該公司的IC設計團隊來說，這就意味工程師得在許多芯片設計的細節上琢磨，不能太仰賴EDA工具做出來的結果。當然，面對越來越復雜的SoC設計，完全不用EDA工具已經是不可能的任務。
某種程度上，這兩家臺灣IC設計公司的狀況，正好呼應了Rhines所說的，設計出芯片不難，但設計最佳化的關鍵還是在人身上。如果開發團隊的最佳化功力夠扎實，公司策略又不求產品上市速度領先業界，給研發團隊足夠的時間，以市場終結者的定位自居，也是一種生意經營的策略。
但反過來說，如果公司策略是要追求技術跟產品上市時程領先，除了靠EDA工具跟機器學習來搶時效之外，必然要有其他牢牢掌握在自己手中的核心價值。這個價值是什么呢？鈺創董事長盧超群的觀點或值得參考。
盧超群認為，未來的IC設計公司對自己專攻的領域，必須要有更高的掌握度。除了要累積領域知識(Domain Know-how)之外，也要對客戶的應用、甚至客戶的客戶應用，有比現在更深的理解。唯有如此，開出來的產品才能準確命中客戶需求，甚至跟客戶更深度結合，變成虛擬IDM價值鏈中的一分子。
而對個別IC設計工程師來說，如果要一直走設計研發這條路，為因應越來越強大的人工智能，除了在本職學能上不斷強化基本功之外，最好也要開始學習如何駕馭人工智能，讓人工智能幫自己處理雜務，省下來的心力跟時間則用來思考SoC系統架構這類更宏觀的問題，朝系統架構師的方向發展，才能幫自己創造出不被機器取代的價值。
人工智能重新形塑半導體產業未來
許多半導體業內人士一聽到人工智能、深度學習等詞匯，就會立刻聯想到各種技術應用跟隨之而來的商機。但就本質而言，人工智能其實是一種做事的方法論--對歷史資料進行統計分析，據此預估未來并做出決策。
也因為人工智能是做事的方法論，因此，隨著軟件工具內建的人工智能越來越強大，日常作業越來越依賴人工智能，企業組織內部的文化若沒有跟著調整，可能會導致大大小小的文化沖突發生。
半導體產業向來走在科技的最前沿，因此恐怕也是第一個遭遇這種文化沖擊的產業。有些半導體制造企業已經與人工智能共舞多年，摸索出一套作法，但對IC設計來說，如何把人工智能整合到日常作業流程，恐怕還是門需要花時間研究的功課。
上一條：EDA領域人工智能的重要作用